低抖動(dòng)時(shí)鐘發(fā)生器

描述：低抖動(dòng)時(shí)鐘發(fā)生器是一款基于PLL的、適用于5G基站應(yīng)用的時(shí)鐘發(fā)生器。采用數(shù)字鎖相環(huán)技術(shù)，以實(shí)現(xiàn)更好的高頻低相噪性能，具有低功耗和高PSRR能力。采用ADPLL技術(shù)，管腳兼容843N571，可以實(shí)現(xiàn)＜0.3ps RMS的相位抖動(dòng)性能。

產(chǎn)品型號(hào)：賽思
廠商性質(zhì)：生產(chǎn)廠家
更新時(shí)間：2024-10-10
訪問(wèn)量：918

產(chǎn)品咨詢聯(lián)系我們

產(chǎn)品詳情/ PRODUCT DETAIL

標(biāo)題：低抖動(dòng)時(shí)鐘發(fā)生器

產(chǎn)品概述

低抖動(dòng)時(shí)鐘發(fā)生器 高精度時(shí)鐘芯片是一種基于PLL的時(shí)鐘發(fā)生器，采用ADPLL（全數(shù)字鎖相環(huán)）技術(shù)，以實(shí)現(xiàn)的高頻低相噪性能，并具備低功耗和高PSNR能力，可實(shí)現(xiàn)小于0.3ps RMS的相位抖動(dòng)性能。

低抖動(dòng)時(shí)鐘發(fā)生器 高精度時(shí)鐘芯片可輸出差分100MHz，125MHz，156.25MHz和單端33.33MHz CPU時(shí)鐘，同時(shí)輸出6路25MHz緩沖參考時(shí)鐘。

? 主要特性

l 7路單端LVCMOS輸出，輸出阻抗為30Ω；

l 3對(duì)LVPECL輸出

-- 1路差分LVPECL輸出對(duì)(QA，nQA)的輸出頻率為156.25 MHz

-- 2路可選的差分LVPECL輸出對(duì)(QB，nQB和QC，nQC)的輸出頻率為100 MHz和125 MHz

l 1路單端LVCMOS輸出（QD）的頻率為33.33MHz CPU時(shí)鐘

l 可選外部晶體或單端輸入源

l 晶體振蕩器接口用于25MHz晶體

l DCO頻率：2.5GHz

l 125MHz下的RMS相位抖動(dòng)，使用25MHz晶體（12kHz~20MHz）：0.188ps（典型值）

l 電源噪聲抑制PSNR：-70dB